Vorabklärung Chipfläche

Es wurde gewünscht das eine Abschätzung des Chipverbrauchs gemacht wird. Dazu wurde zuerst eine Liste der wichtigsten Teile des Filters erstellt. Die Liste ist in Tabelle 1 ersichtlich.

Es gilt zu erwähnen, dass für den Filter ein IIR-Filter 10. Ordnung angenommen wurde. Da kein passendes Beispiel gefunden wurde, wird ein paralleler IIR-Filter 2. Ordnung kompiliert und dessen Werte mit 5 multipliziert. Die generischen Koeffizienten wurden durch Eingänge ersetzt, da Yosys ansonsten die Möglichkeit hat das Design stärker zu vereinfachen, als es eigentlich sollte.

Für die Register wurden ein einfaches Beispiel gefunden, welches für die Berechnung den jeweiligen Grössen angepasst wurde. Für das Konfigurationsregister wurde von einem 24-Bit Koeffizienten ausgegangen, welcher 21-mal verwendet wird (11-mal für die z^{-1}-Koeffizienten und 10-mal für die y^{-1}-Koeffizienten). Da bei der ersten Version ohne Optimierungen von 2 Registern ausgegangen wird, wurde der Wert verdoppelt. Das zweite Register wird wohl im Laufe der Optimierung wegfallen, da die Schnittstelle optimiert werden kann.

Für das Ein- und Ausgangsregister wurde ein 16-Bit Eingang angenommen.

Der SPI-Master und SPI-Slave mussten ebenfalls angepasst werden, da alte Bibliotheken verwendet wurden, welche von GHDL nicht unterstützt werden. Die Angepassten Files sind im GitHub abgelegt worden [1].

Zur Bestimmung der benötigten Chipfläche wurden die einzelnen VHDL-Komponenten mit LibreLane unter Verwendung der SKY130-Standardzellenbibliothek synthetisiert. Dabei wurden die Anzahl der benötigten Standardzellen sowie deren gesamte Fläche in μm^2 ermittelt. Ein Beispiel diese Synthetisierung und was in den Synthese Files ist in Abbildung 1, Abbildung 2 und Abbildung 3 im Anhang ersichtlich. Die Syntheseresultate wurden ebenfalls in GitHub abgelegt [2].

Anschliessend wurden die Flächen der einzelnen Komponenten entsprechend ihrer benötigten Anzahl addiert. Die erforderliche Anzahl Tiny-Tapeout-Tiles wurde anhand der offiziellen Tileabmessungen von 335 × 226 µm (2 x 2 Tiles = 4 Tiles) [3] bestimmt.

Tabelle 1: Liste der wichtigsten Komponenten mit Quelle und Verbrauch für das Chipdesign

Bauteil	Quelle	Anzahl	Standardzellen	Fläche [μm^2]	Art der Standardzellen
SPI-Master	[4]	2	974	13066	192 AND-OR Kombinationen(inkl. Inverter) 62 AND 257 D-FF 2 Tri-State-Buffer 34 Inverter 244 Multiplexer 50 NAND 64 OR 2 XNOR 70 XOR
SPI-Slave	[5]	1	162	2136	23 AND-OR Kombinationen(inkl. Inverter) 28 AND

					46 D-FF 28 Inverter 19 Multiplexer 11 NAND 6 OR 1 Constant Cell / Tie Cell
IIR-Filter	[6]	5	46795	492845	14390 AND-OR Kombinationen(inkl. Inverter) 7605 AND 1535 D-FF 405 Inverter 610 Multiplexer 7490 NAND 5980 OR 7005 XNOR 1775 XOR
Ein- und Ausgangsregister	[7]	2	96	1322	32 Multiplexer 32 D-FF 32 Inverter
Konfigurationsregister	[7]	2	3024	41620	1008 D-FF 1008 Multiplexer 1008 Inverter
Schieberegister	[8]	1	48	661	16 D-FF 16 Inverter 16 Multiplexer
Gesamt:			51’099	551’650	

Mit einer Fläche von 551'650 μm^2 sind etwa 29 Tiles notwendig. Das ist ein extrem hoher Wert. Insbesondere kann man nicht 100% der Fläche beim Tiny Tapeout verwenden.

Der erste Entwurf soll optimiert werden. Man kann sicher davon ausgehen, dass ein Konfigurationsregister wegfällt und das statt eines parallelen Entwurfs ein serieller Entwurf für den Filter verwendet wird.

Es wurde kein serieller IIR-Filter der 10. Ordnung gefunden, weshalb ein serieller Entwurf eines IIR-Filters 2. Ordnung verwendet wurde und das Resultat mit 5 multipliziert wurde. Das heisst das dort immer noch mehrere Multiplizierer verwendet werden. Die Auflistung des Ressourcenverbrauchs ist in Tabelle 2 ersichtlich.

Tabelle 2: Liste der wichtigsten Komponenten mit Quelle und Verbrauch für das optimierte Chipdesign

Bauteil	Quelle	Anzahl	Standardzellen	Fläche [µm²]	Art der Standardzellen
SPI-Master	[4]	2	974	13066	192 AND-OR Kombinationen(inkl. Inverter) 62 AND 257 D-FF 2 Tri-State-Buffer 34 Inverter 244 Multiplexer 50 NAND 64 OR 2 XNOR 70 XOR
SPI-Slave	[5]	1	162	2136	23 AND-OR Kombinationen(inkl. Inverter) 28 AND 46 D-FF 28 Inverter 19 Multiplexer 11 NAND 6 OR 1 Constant Cell / Tie Cell
IIR-Filter	[9]	5	26520	286270	9135 AND-OR Kombinationen(inkl. Inverter) 2510 AND 3280 D-FF 540 Inverter 70 Multiplexer 3495 NAND 4720 OR 1935 XNOR 775 XOR
Ein- und Ausgangsregister	[7]	2	96	1322	32 Mux 32 D-FF 32 Inverter
Konfigurationsregister	[7]	1	1512	20810	504 D-FF 504 Mux 504 Inverter
Schieberegister	[8]	1	48	661	16 D-FF 16 Inverter 16 Multiplexer
Gesamt:			29’312	324’265	

Mit einer Fläche von 324’265 µm² sind etwa 17 Tiles notwendig. Das ist immer noch ein hoher Wert. Man muss aber in Betracht ziehen, dass der Filter in Wahrheit (ohne mehrere Multiplexer) deutlich

kleiner wird. Dazu kommen mögliche Einsparungen beim Ein- und Ausgangsregister, indem die Wortbreite von 16 auf 12 reduziert wird. Das Konfigurationsregister kann zusätzlich verkleinert werden. Die Übertragung soll immer noch mit 24 Bit stattfinden, aber die Filterkoeffizienten können reduziert werden, sodass für das Konfigurationsregister weniger Chipfläche notwendig ist.

Dagegen wird für das Tiny Tapeout eine kleinere Flächenauslastung notwendig, weshalb sich die Anzahl Tiles erhöht. Für die Abschätzung wird angenommen, dass es möglich sein wird das gesamte Design in 16 Tiles unterzubringen.

Das ist eine sehr grobe Abschätzung und es wird wohl möglich sein den Flächenaufwand weiter zu reduzieren.

Literaturverzeichnis

[1] renaissance5036 (o. D.). Projektdokumente generischen einstellbaren Filters – Codebeispiele Chipfläche [GitHub-Repository]. Zugriff: https://github.com/renaissance5036/Projektdokumente-generischen-einstellbaren-Filters/tree/main/Vorabklaerungen/Codebeispiele_Chipflaeche, 25. Okt. 2026.

[2] renaissance5036 (o. D.). Projektdokumente generischen einstellbaren Filters – Synthese Resultate [GitHub-Repository]. Zugriff: https://github.com/renaissance5036/Projektdokumente-generischen-einstellbaren-Filters/tree/main/Vorabklaerungen/Synthese_resultate, 25. Okt. 2026.

[3] Tiny Tapeout (o. D.). Creating Silicon Art [Webseite]. Zugriff: https://www.tinytapeout.com/guides/creating-silicon-art/, 25. Okt. 2026.

[4] S. Larson (2021, März 16). SPI Master (VHDL) [Webseite]. DigiKey TechForum. Zugriff: https://forum.digikey.com/t/spi-master-vhdl/12717, 24. Okt. 2026.

[5] S. Larson (2021, März 16). SPI Slave (VHDL) [Webseite]. DigiKey TechForum. Zugriff: https://forum.digikey.com/t/spi-slave-vhdl/12721, 24. Okt. 2026.

[6] Feuerwerk (o. D.). biquad.vhd [VHDL-Quellcode]. GitHub. Zugriff: https://github.com/Feuerwerk/fpgaNES/blob/master/biquad.vhd, 24. Okt. 2026.

[7] khaledhassan (o. D.). register.vhd [VHDL-Quellcode]. GitHub. Zugriff: https://github.com/khaledhassan/vhdl-examples/blob/master/register/register.vhd, 24. Okt. 2026.

[8] khaledhassan (o. D.). shift_reg.vhd [VHDL-Quellcode]. GitHub. Zugriff: https://github.com/khaledhassan/vhdl-examples/blob/master/shift_reg/shift_reg.vhd, 24. Okt. 2026.

[9] shufps (o. D.). iir_filter_slow.vhd – Serieller IIR-Filter zweiter Ordnung [VHDL-Quellcode]. GitHub. Zugriff: https://github.com/shufps/votrax-sc01a-vhdl/blob/main/rtl/iir_filter_slow.vhd, 25. Okt. 2026.

Anhang

Im Rahmen der Erstellung dieser Arbeit wurde ChatGPT von OpenAI als unterstützendes Hilfsmittel verwendet.

Die Verwendung erfolgte für Fragen allgemeiner Natur, zur Unterstützung bei der Erstellung des Literaturverzeichnisses und zum Anpassen der VHDL-Beispiel, sodass GHDL diese verarbeiten kann.

Die verwendeten Quellen und die durch das KI-System bereitgestellten Informationen wurden eigenständig geprüft. Die Verantwortung für Inhalt, fachliche Richtigkeit und korrekte Quellenangaben liegt beim Verfasser.




Abbildung 1: Synthese eines Komponenten mit LibreLane in GitHub


```
{
    "nl": "/home/runner/work/Flaechenabschaetzung_Design_Vorabkl-rung/Flaechenabschaetzung_Design_Vorabkl-rung/runs/RUN_2026-10-24_09-59-51/01-yosys-vhdlsynthesis/reg.nl
    "metrics": {
        "design__instance__count": 48,
        "design__instance__area": 660.6336,
        "design__instance_unmapped__count": 0,
        "synthesis__check_error__count": 0
    }
}
```


Abbildung 2: state_out.json Inhalt, welcher die Chipfläche und die Anzahl Standardzellen zurückgibt




Abbildung 3: Inhalt des yosys-vhdlsynthesis.log files mit der Auflistung der Standardzellentypen